Luôn bị nản lòng bởi sự nhiễu tín hiệu, phân tán nhiệt kém và lộn xộn trong việc thiết kế PCB?bạn có thể dễ dàng xử lý tất cả các loại thách thức bố cụcHôm nay, chúng tôi đã biên soạn 9 phương pháp bố trí PCB lai siêu thực tế, từ vị trí thành phần đến lớp bảo vệ dưới cùng, tất cả đều chứa đầy thông tin thực tế và không có lông,cho phép người mới bắt đầu nhanh chóng bắt đầu!

I. Đặt các thành phần: làm theo các "quy tắc" để đặt các thành phần một cách chính xác và tránh nhầm lẫn

Khi đặt các thành phần, không chỉ bạn nên theo các đường dẫn tín hiệu trong sơ đồ và để lại đủ không gian cho dấu vết,nhưng bạn cũng phải nhớ 5 nguyên tắc này:

• Các nguồn cung cấp điện nên được tập hợp chặt chẽ, với thiết kế tách để đảm bảo nguồn cung cấp điện ổn định;
• Các tụ điện tách nên được đặt gần các thành phần để rút ngắn các vòng điện và giảm tiếng ồn;
• Các đầu nối nên được đặt trực tiếp ở cạnh bảng để dễ dàng kết nối thiết bị bên ngoài mà không chiếm khu vực lõi;
• Các thành phần tần số cao nên được đặt chặt chẽ theo dòng chảy theo sơ đồ để tránh làm hỏng tín hiệu;
• Các bộ xử lý, máy phát đồng hồ, thiết bị lưu trữ lớn và các "các thành phần cốt lõi" khác nên được đặt ở trung tâm của bảng để dễ dàng kết nối với các mạch xung quanh.

II. Các mô-đun analog + kỹ thuật số: Layout riêng biệt, không có can thiệp
Các tín hiệu analog và kỹ thuật số thường mâu thuẫn; chia sẻ các khu vực có thể dễ dàng dẫn đến nhiễu lẫn nhau, dẫn đến hiệu suất mạch kém!Những điểm quan trọng ở đây:

• Đặt các thành phần chính xác (như bộ khuếch đại và các nguồn điện áp tham chiếu) trên mặt phẳng tương tự, và dành mặt phẳng kỹ thuật số cho điều khiển logic, các khối thời gian và các "phần thành phần ồn lớn" khác;
• ADC (Analog-to-Digital Converters) và DAC (Digital-to-Analog Converters) xử lý các tín hiệu hỗn hợp, do đó việc xử lý chúng như các thành phần analog là đáng tin cậy hơn;
• Các thiết kế ADC/DAC dòng điện cao phải có nguồn điện tương tự và kỹ thuật số riêng biệt (DVDD kết nối với phần kỹ thuật số, AVCC kết nối với phần tương tự);
• Máy vi xử lý và vi điều khiển tạo ra nhiệt đáng kể, vì vậy đặt chúng ở trung tâm của bảng mạch và gần các khối mạch kết nối sẽ dẫn đến sự phân tán nhiệt hiệu quả hơn.

III. Đường đi: Chọn con đường ngắn nhất và thẳng nhất, tránh những cạm bẫy này

Sau khi các thành phần được đặt vào vị trí, định tuyến là về "xây dựng các kênh tín hiệu". Hãy nhớ 8 nguyên tắc này để truyền tín hiệu mượt mà hơn:

• Con đường tín hiệu càng ngắn và thẳng, càng tốt, giảm sự chậm trễ và nhiễu;
• Một mặt phẳng mặt đất phải được đặt bên cạnh các lớp tín hiệu tốc độ cao để đảm bảo tín hiệu trở lại bình thường;
• Các mạch tốc độ cao phải được định tuyến nghiêm ngặt theo đường dẫn tín hiệu sơ đồ và không thể thay đổi tùy ý;
• Sử dụng các đường cung cấp điện ngắn, thẳng và rộng để giảm độ thấm;
• Tránh tạo ra các dấu vết và đường dẫn vào "hình dạng ăng-ten" để tránh sự can thiệp bổ sung;
• Giữ các dấu vết mạch kỹ thuật số và tương tự cách ly, không chéo hoặc chồng chéo;
• Cần chú ý đặc biệt đến các đường nối nối nối các khu vực kỹ thuật số và tương tự;
• Tránh các đường vòng không cần thiết và đường dẫn trong suốt quá trình, đơn giản hóa đường đi trong khi giảm mất tín hiệu.

IV. Mô-đun cung cấp điện: Nguồn cung cấp điện gần + Thiết kế cách ly

Nguồn cung cấp điện là "trái tim" của mạch; bố cục không đúng có thể dễ dàng dẫn đến thất bại tổng thể.

• Mô-đun cung cấp điện phải nằm gần các thành phần cung cấp điện trong khi được cách ly với các mạch khác để ngăn chặn sự lan truyền tiếng ồn;
• Đối với các thiết bị phức tạp có nhiều chân nguồn cấp điện, sử dụng các mô-đun cung cấp điện dành riêng cho cả phần analog và phần kỹ thuật số để loại bỏ hoàn toàn nhiễu nhiễu kỹ thuật số với tín hiệu analog;
• Các đường dây điện nên tuân theo nguyên tắc "ngắn, thẳng, rộng" để giảm giới hạn cảm ứng và dòng điện, dẫn đến nguồn cung cấp điện ổn định hơn.

V. Thiết kế tách rời: Tạo môi trường tiếng ồn thấp để tối đa hóa hiệu suất thiết bị

Cốt lõi của việc tách là "thanh lọc tiếng ồn nguồn cung cấp điện". Tỷ lệ từ chối nguồn cung cấp điện (PSRR) trực tiếp quyết định hiệu suất của thiết bị.

• ** Kết hợp Capacitors: Low-inductance thạch thạch thạch lọc tiếng ồn tần số cao, điện phân tụ hoạt động như là "bộ chứa điện" để lọc tiếng ồn tần số thấp,và hạt ferrite có thể được chọn để tăng cường cách ly;
• ** Đặt tụ điện tách gần các chân cung cấp điện của thiết bị và kết nối chúng với một mặt phẳng mặt đất kháng cự thấp bằng cách sử dụng các dấu vết ngắn hoặc đường dẫn để giảm độ cảm ứng hàng loạt;
• ** Đặt các tụ điện nhỏ (0,01μF-0,1μF) bên cạnh các chân nguồn điện để ngăn ngừa sự bất ổn của thiết bị khi nhiều đầu ra chuyển đổi đồng thời;
• ** Giữ tụ điện phân (10μF-100μF) không xa hơn 1 inch so với các chân nguồn điện; khoảng cách quá xa sẽ ảnh hưởng đến hiệu suất lọc;
• ** Các tụ điện tách có thể được kết nối với mặt phẳng mặt đất theo hình chữ T qua kút GND bên cạnh thiết bị, đơn giản hóa quy trình mà không cần dây điện bổ sung.

VI. Lớp PCB: Lập kế hoạch các lớp trước và tối ưu hóa các con đường trở lại

Xác định sơ đồ lớp trước khi định tuyến, nếu không nó sẽ ảnh hưởng đến đường dẫn tín hiệu trở lại.

• Các hệ thống thu thập dữ liệu hiệu suất cao nên ưu tiên PCB 4 lớp hoặc cao hơn; bảng hai lớp phù hợp với các mạch đơn giản.
• Định dạng bảng 4 lớp điển hình: Lớp trên cùng ( tín hiệu kỹ thuật số / analog), lớp thứ hai (lớp nền, giảm giảm điện áp IR và bảo vệ tín hiệu), lớp thứ ba (lớp điện),Lớp dưới (những tín hiệu phụ trợ);
• Các lớp điện và mặt đất phải liền kề chặt chẽ, sử dụng dung lượng giữa các lớp để đạt được tách tần số cao;
• Bảng đa lớp có thể sử dụng đường viền mù và đường viền chôn để kết nối các lớp, giảm không gian vết bề mặt và làm cho bố cục sạch hơn.

VII. Kháng đồng PCB: Chọn độ dày đồng phù hợp để giảm lỗi
Các dấu vết đồng là cốt lõi của các kết nối mạch và mặt đất.

• PCB tiêu chuẩn sử dụng 1 oz đồng; các phần công suất cao sử dụng 2 oz hoặc 3 oz đồng (sự kháng đồng là 1,724 × 10−6 Ω / cm ở 25 ° C);
• 1 oz tấm đồng dày khoảng 0,036mm, với điện trở 0,48mΩ/square. Ví dụ, một vết rộng 0,25mm có điện trở khoảng 19mΩ/cm;
• Đối với các mạch chính xác kháng cự thấp (như ADC 16 bit), hãy chú ý đến kháng cự dấu vết đồng để tránh giới thiệu các lỗi bổ sung.Mở rộng các dấu vết hoặc tăng độ dày đồng nếu cần thiết.

VIII. Thiết kế đất: Hai tùy chọn, chọn theo nhu cầu

Việc kết nối đất là rất quan trọng để ngăn chặn sự can thiệp. Chọn lựa chọn đúng là quan trọng cho các hệ thống khác nhau.

1. Lớp mặt đất đơn (được khuyến cáo cho các hệ thống ADC / DAC dòng điện kỹ thuật số thấp)

• Sử dụng một lớp đất rắn duy nhất cho phép dòng điện trở lại theo con đường kháng cự ít nhất, tránh nhiễu tín hiệu hỗn hợp.
• Dòng điện ngược tần số thấp chảy dọc theo đường tham chiếu mặt đất của thiết bị, trong khi dòng điện ngược tần số cao chảy dọc theo đường dẫn tín hiệu, giảm nhiễu vòng lặp.

2. Địa điểm Analog độc lập + Địa điểm kỹ thuật số (Được khuyến cáo cho các hệ thống dòng điện cao phức tạp)

• Phân chia lớp mặt đất thành mặt đất tương tự và mặt đất kỹ thuật số, được kết nối thông qua một "bầu đất sao" (điểm giao nhau là một mặt đất sao), đảm bảo các mức tham chiếu nhất quán cho cả hai.
• Ghim AGND của thiết bị tín hiệu hỗn hợp được kết nối với mặt đất tương tự, và ghim DGND được kết nối với mặt đất kỹ thuật số, cô lập dòng điện kỹ thuật số ồn ào.
• PCB đa lớp phải đảm bảo cách ly hoàn toàn giữa mặt phẳng AGND và DGND và không cho phép chồng chéo.

Ⅸ. Ứng dụng bảo vệ nhiễu điện từ: Tạo một lồng Faraday để loại bỏ sự can thiệp bên ngoài

Sau khi giải quyết nhiễu bên trong, điều quan trọng là bảo vệ chống lại nhiễu điện từ bên ngoài (EMI).và lỗi thành phần có thể xảy raDưới đây là một số kỹ thuật che chắn:

• Sử dụng đủ tấm chắn kim loại để tạo ra một "lồng Faraday", bao phủ hoàn toàn mạch từ tất cả sáu bên, và kết nối nó với mặt đất để bảo vệ tối ưu.
• Thiết kế màn chắn phải xem xét các yêu cầu phân tán nhiệt và các kênh đầu vào / đầu ra tín hiệu dự trữ.
• Đối với các môi trường tần số cao, nhiễu nhiễu cao, lớp bảo hiểm phải đảm bảo kết nối liền mạch để tránh "rỗng ngăn".

Làm chủ 9 kỹ thuật bố cục PCB lai này. cho dù bạn là người mới bắt đầu hoặc một người tối ưu hóa PCB có kinh nghiệm, bạn có thể dễ dàng xử lý các thách thức bố cục khác nhau,trực tiếp tăng gấp đôi độ ổn định và hiệu suất mạch!