Hiệu suất của một bảng PCB phụ thuộc 70% vào thiết kế bố trí của nó.thậm chí ảnh hưởng trực tiếp đến sự ổn địnhCho dù bạn là một người mới trong thiết kế PCB hoặc một kỹ sư dày dạn tìm kiếm các giải pháp tối ưu hóa,làm chủ các điểm chính sau đây có thể giúp bạn tiết kiệm 90% rắc rối trong quá trình thiết kế của bạn.

I. Chuẩn bị trước khi thiết kế: 3 bước để đặt nền tảng vững chắc và tránh làm lại

1Định nghĩa các hạn chế thiết kế: xác nhận kích thước vật lý của bảng PCB, số lớp (chọn bảng đơn / hai / nhiều lớp), yêu cầu trở kháng (ví dụ: tín hiệu tốc độ cao 50Ω,tín hiệu khác biệt 90Ω), giới hạn giảm điện áp đường sắt điện, tiêu chuẩn EMC (CE / FCC, v.v.) và các thông số quy trình sản xuất (chiều rộng dấu chân tối thiểu, khoảng cách dấu chân, thông qua kích thước) trước.Viết các hạn chế này vào Quy tắc thiết kế (DRC) để tránh vi phạm ngay từ đầu.

2. Xem xét sơ đồ và tối ưu hóa

Trước khi bố trí, một đánh giá sơ đồ thứ hai là điều cần thiết: kiểm tra nguồn, mặt đất và đường tín hiệu cho tính hợp lý, tránh giao lộ không cần thiết; nhóm các mô-đun chức năng (như mô-đun điện,giao diện tốc độ cao, và mạch tương tự) để cung cấp cơ sở logic cho kế hoạch bố trí tiếp theo; đánh dấu các tín hiệu chính (như đồng hồ và cặp chênh lệch) để điều khiển tập trung trong quá trình bố trí.

3- Chọn thành phần và xác nhận gói
Ưu tiên các thành phần có các gói tiêu chuẩn và độ cao của chân chân hợp lý (tránh các gói có độ cao nhỏ hơn 0,4 mm, làm tăng khó khăn hàn);xác nhận độ chính xác của thư viện gói (định nghĩa pin), vị trí màn hình lụa, kích thước miếng đệm), đặc biệt là đối với các thành phần chính xác như BGA và QFP, vì việc đóng gói không chính xác có thể trực tiếp dẫn đến thất bại thiết kế.

II. Thiết kế bố cục: Theo ba nguyên tắc của "Zoning, proximity, and heat dissipation"

1. Phân bố khu vực chức năng

Phân bố trí thành các vùng phụ theo loại tín hiệu và chức năng: Khu vực tương tự (ADC / DAC, cảm biến), Khu vực kỹ thuật số (MCU, FPGA), Khu vực điện (điệp điện, cảm ứng, tụ điện),Khu vực giao diện (USB), Ethernet, RF). Cung cấp băng tần cách ly (được khuyến cáo ≥ 3mm) giữa mỗi khu vực để ngăn chặn tín hiệu kỹ thuật số can thiệp vào tín hiệu tương tự.

2. Đặt ưu tiên bố trí các thành phần quan trọng: Đặt chip nguồn cung cấp điện (LDO, DC-DC) gần tải để giảm chiều dài đường dẫn điện;đặt các cảm ứng và tụ gần các chân chip nguồn cung cấp điện để tạo thành một mạch lọc hoàn chỉnh (tránh bố cục "cáp bay").

Đặt các nguồn tín hiệu tốc độ cao (chẳng hạn như các bộ dao động tinh thể và chip đồng hồ) gần máy thu để rút ngắn đường truyền và giảm sự ghép nhiễu;đất vỏ dao động tinh thể và để lại một khu vực không đồng ≥ 5mm xung quanh nó.

Giữ các thành phần tạo nhiệt (như bóng bán dẫn điện và trình điều khiển LED) cách xa các thành phần nhạy cảm (như MCU và cảm biến) và cung cấp đủ không gian để tiêu hao nhiệt;thiết kế thùng bốc nhiệt bằng đồng nếu cần thiết.

3Kiểm tra tính hợp lý của bố trí: Đảm bảo các chân thành phần không bị cản trở và các dấu hiệu màn hình lụa có thể đọc rõ; đảm bảo khoảng cách giữa các thành phần xuyên lỗ là ≥ 2.5mm và khoảng cách giữa các thành phần gắn trên bề mặt là ≥0.5mm; đặt các đầu nối và các thành phần giao diện gần cạnh PCB để dễ dàng chèn, tháo và định tuyến.

III. Thiết kế dây cáp: "Short, Straight, and Smooth" như là lõi, trong khi xem xét trở ngại và EMC.

1- Quy tắc cáp cơ bản: ưu tiên định tuyến các tín hiệu quan trọng (giờ, cặp chênh lệch, tín hiệu dữ liệu tốc độ cao), sau đó là các tín hiệu chung;Các đường dây điện và đường dây mặt đất được ưu tiên hơn các đường dây tín hiệu để đảm bảo cung cấp điện ổn định.

Giữ dây cáp ngắn và thẳng nhất có thể, tránh các đường cong và đường cong không cần thiết; nếu các đường cong là cần thiết, hãy sử dụng góc 45 ° hoặc các cạnh tròn.tránh góc thẳng 90 ° (để giảm phản xạ tín hiệu và bức xạ EMC).

Phù hợp chiều rộng đường ray: Chọn chiều rộng đường ray theo dòng điện (ví dụ, dòng điện 1A tương ứng với chiều rộng đường ray 1mm, 0,5A tương ứng với 0,5mm, chiều rộng đường ray tín hiệu được khuyến cáo là 0,2 - 0,3mm);chiều rộng và khoảng cách dấu hiệu khác biệt phải tuân thủ nghiêm ngặt các yêu cầu về trở kháng (eVí dụ, cặp chênh lệch USB 3.0 yêu cầu chiều rộng dấu vết 0,2 mm và khoảng cách 0,4 mm).

2Các điểm chính cho đường dẫn tín hiệu tốc độ cao
Các tín hiệu chênh lệch (như HDMI, PCIe và Ethernet) phải có chiều dài bằng nhau, song song và kết nối chặt chẽ, với sự khác biệt chiều dài được kiểm soát trong vòng 5mm.

Các tín hiệu đồng hồ nên sử dụng một cấu trúc sao hoặc chuỗi ngọc trai để tránh kết nối song song trực tiếp của nhiều tải.

Các tín hiệu tốc độ cao nên tránh vượt qua các khu vực chia (như máy bay điện và mặt đất), nếu không nó sẽ làm gián đoạn mặt phẳng tham chiếu và gây ra các vấn đề về tính toàn vẹn của tín hiệu.

3. Hướng dẫn tránh các cạm bẫy đường
Các đường tín hiệu không được phép vượt qua các đường chia điện hoặc mặt đất. Nếu không thể tránh được việc vượt qua, nên thêm một đường tại điểm vượt qua để kết nối với mặt phẳng tham chiếu.

Tránh đường dẫn song song dài của các đường tín hiệu trên các lớp khác nhau (để giảm nhiễu xuyên lớp). khoảng cách giữa các đường tín hiệu song song trên cùng một lớp nên ≥ 3 lần chiều rộng đường.

Càng ít đường dẫn, càng tốt. Các tín hiệu quan trọng lý tưởng nên không có nhiều hơn 2 đường dẫn (các đường dẫn giới thiệu khả năng cảm ứng và dung lượng ký sinh trùng, ảnh hưởng đến tính toàn vẹn của tín hiệu).

IV. Thiết kế ghép đất: Ứng dụng linh hoạt của "Grounding điểm duy nhất" và "Grounding nhiều điểm"

4. Nguyên tắc nối đất Cốt lõi của nối đất là "giảm diện tích vòng nối đất" và tránh nhiễu gây ra bởi sự khác biệt tiềm năng đất.Đường nối đất analog và đường nối đất kỹ thuật số phải được nối dây riêng biệt và kết nối cuối cùng tại một điểm duy nhất tại nguồn cung cấp điện (e. ví dụ, thông qua một điện trở 0Ω, hạt ferrite hoặc kết nối trực tiếp).

1Các loại thiết kế đặt đất khác nhau

Địa điểm tín hiệu: Sử dụng "địa điểm sao", kết nối tất cả các địa điểm tín hiệu với một điểm nối đất chung để giảm nhiễu giữa các tín hiệu.

Power Ground: sử dụng "multi-point grounding"," kết nối các đầu cuối nối đất của chip điện và bộ lọc tụ với mặt phẳng đất điện gần nhất để rút ngắn đường dẫn nối đất và giảm trở ngại nối đất.

Chăm đất: Chăm đất của vỏ kim loại và nắp bảo vệ phải đáng tin cậy, với kháng đất ≤ 1Ω,tránh hình thành "đất nổi" (đất nổi dễ bị tích tụ điện tĩnh, dẫn đến sự cố EMC).

2. Kỹ thuật thiết kế mặt đất
Các tấm đa lớp được khuyến cáo sử dụng cấu trúc chồng chất "mức độ điện + mặt đất" (ví dụ: trên - Điện - GND - Dưới).Mặt phẳng mặt đất nên được phủ đồng hoàn toàn để tạo thành một mặt phẳng tham chiếu kháng cự thấp- Bảng một lớp hoặc hai lớp nên tối đa hóa diện tích đồng đất, sử dụng một "đất lưới" hoặc "đất mặt bằng diện tích lớn"," và kết nối các lớp mặt đất trên và dưới thông qua các đường dẫn để tăng hiệu quả đặt đất.

V. Thiết kế nguồn cung cấp điện: lọc, tách và điều chỉnh điện áp đều rất cần thiết

1. Bộ lọc và tách nguồn cung cấp điện
Một tụ điện gốm 0,1μF (tấm tụ điện ngắt nối) phải được đặt bên cạnh chân điện của mỗi thiết bị hoạt động (MCU, chip), gần chân và mặt phẳng đất,để giải quyết các vấn đề cung cấp ngay lập tứcMột 10μF điện phân tụ + 0.1μF điện phân gốm nên được đặt tại đầu vào năng lượng để lọc ra tiếng ồn tần số thấp và tần số cao.

Các tụ điện phân và tụ gốm nên được đặt tại các đầu cuối đầu vào và đầu ra của nguồn điện DC-DC.Các đầu cuối cảm ứng nên được giữ xa các tín hiệu nhạy cảm để ngăn chặn nhiễu nối từ tính.

2. Đường dẫn đường sắt điện
Các đường ray điện dòng điện cao (như pin và động cơ) nên sử dụng các dấu vết rộng hoặc bọc đồng để giảm giảm điện áp và tạo nhiệt;Các dải cách ly nên được dành riêng giữa nhiều đường ray điện để tránh mạch ngắn; phân khúc năng lượng nên áp dụng thiết kế "hòn đảo" với các đường chia rõ ràng, và các đường tín hiệu không được phép băng qua chúng.

VI. Tối ưu hóa EMC: Giảm nhiễu điện từ từ nguồn bố trí

1Thiết kế che chắn
Các mạch nhạy cảm (như máy thu RF và xử lý tín hiệu tương tự) nên sử dụng vỏ chắn kim loại có kết nối đất tốt;Các đường dây tín hiệu và điện tốc độ cao nên giữ khoảng cách đủ (≥ 10mm) giữa chúng và các đường dây nhạy cảm, hoặc được cách ly với đồng mài.

2. lọc và đất tối ưu hóa
Các mạch giao diện (USB, Ethernet, giao diện nguồn) nên sử dụng các cảm ứng chung chung và các đèn TVS song song để ngăn chặn sự can thiệp chung;tất cả các đường tín hiệu của các giao diện bên ngoài nên được lọc trước khi được dẫn ra khỏi PCB.

3Giảm Nguồn bức xạ
Tránh dây cáp song song dài, đường truyền bị đập mìn và các khu vực lớn có đồng treo.Giữ các tín hiệu đồng hồ và tín hiệu tốc độ cao càng ngắn càng tốt và bao quanh chúng bằng mặt đất để tạo thành một cấu trúc "đường vi mô", giảm bức xạ điện từ.

VII. Kiểm tra sau khi thiết kế: 3 bước chính để đảm bảo khả năng sản xuất và không có mối nguy ẩn

1. DRC kiểm tra quy tắc
Sau khi hoàn thành bố cục, phải thực hiện kiểm tra DRC, tập trung vào việc liệu chiều rộng dấu vết, khoảng cách dấu vết, thông qua kích thước, khoảng cách thành phần, khớp kháng cự, v.v.tuân thủ các quy tắc thiết kế để đảm bảo không vi phạm.

2. Chứng minh toàn vẹn và mô phỏng EMC
Đối với PCB tốc độ cao (ví dụ, tín hiệu ≥100MHz), mô phỏng tính toàn vẹn tín hiệu (SI) được khuyến cáo để kiểm tra phản xạ, crossstalk, các vấn đề thời gian, vv. Các sản phẩm phức tạp đòi hỏi mô phỏng EMC (ví dụ:phát xạ, xả điện tĩnh) để xác định và giải quyết các vấn đề nhiễu sớm.

3Kiểm tra khả năng sản xuất (DFM)
Kích thước khuôn mặt: Các đường ống xuyên lỗ ≥ 0,8 mm, đường ống gắn trên bề mặt ≥ 0,3 mm, tránh các đường ống quá nhỏ gây khó khăn trong khoan.

Mặt nạ hàn và màn hình lụa: Các lỗ hổng của mặt nạ hàn phải bao phủ các miếng đệm để tránh phơi bày đồng; màn hình lụa không nên che khuất các miếng đệm hoặc vi-a, và các ký tự phải có thể đọc rõ.

Thiết kế bảng: Nếu cần làm bảng, hãy dành các khe V-cut hoặc lỗ đóng dấu, và để lại một cạnh quá trình ≥3mm ở các cạnh bảng để dễ dàng sản xuất SMT.